热点资讯
两万字看懂先进封装
（原标题：两万字看懂先进封装）
如果您但愿不错经常碰头，迎接标星储藏哦~
自半导体工业出生以来，集成电路就一直被封装在封装件中。最初的想法主如若保护里面脆弱的硅片不受外部环境的影响，但在往日的十年中，封装的性质和作用发生了弘大的变化。固然芯片保护仍然进攻，但它已成为封装中最不引东说念主面孔的作用。
本文探讨了封装领域最大的变化，即往往所说的先进封装。先进的含义并莫得明确的界说。相悖，该术语平常涵盖了多种可能的封装决策，统统这些决策都比传统的单芯片封装复杂得多。先进封装往往封装了多个元件，但拼装形势却天渊之隔。
在这种接头中，经常会提到 2.5D 或 3D 封装，这些描述指的是里面元件的成列形势。
本文最先接头了从外部不雅察到的封装类型，然后向内接头了高级封装所集成的基本组件。之后，将更细心地探讨每个组件。大部分接头将波及高级软件包的各式拼装过程。著作临了探讨了任何时刻接头都必须波及的四个主题--工程师如何缱绻先进封装、如何对其进行测试、先进封装的总体可靠性影响以及任何安全影响。
著作还简要接头了两个关连的平常话题。最先是键合。固然这是封装的一个必要组成部分，但它本人亦然一个很大的话题，在此不作细心接头。其次是不属于集成电路但可能包含在封装中的各种元件。光学元件和 MEMS（微机电系统）是两个杰出的例子，每种元件都有我方的一套计议身分，可能超出本电子书的范围。因此，咱们将再次对它们进行高级次的接头。
为什么要罗致先进封装？
先进封装是跟着时间的发展而抑止提高集成度的。在这种情况下，不是集成到一个芯片上，而是将多个元件集成到一个封装中。这么作念的动机与几个不同的趋势径直关连，尽管这些趋势往往互相交织。一个趋势是芯片的使用越来越多，另一个趋势则是共同封装光学器件的发展停滞不前。这两个例子典型地阐述了鼓励通盘通顺的两个主要问题--带宽和功率。资本也可能是鼓励芯片的一个身分，但这是芯片所独到的，尽管使用了任何芯片，绝对计较资本的先进封装可能仍然很奋斗。
更高的带宽
这里的带宽是指组件交换数据的速率，尤其是侦察内存时的速率。更快的物理通讯机制（如 PAM4 和 PAM8）是搞定决策的一部分，但在这一丝上，带宽的加多是难得难得的。
在信号速率既定的情况下，提高带宽的另一种方法即是提供更多的信号 . 印刷电路板（PCB，又称印刷领会板或 PWB）提供了一套给定的领会和间距国法，限定了不错相邻运行的信号数目。在印刷电路板上加多层数有助于布线，但在一定进度上会加多资本，而且更长、更间接的布线也会谢却速率......。
封装内可完毕的尺寸比印刷电路板上的尺寸要大得多，因此不错容纳更多的信号。这恰是高带宽存储器（HBM）的价值所在--总线比印刷电路板宽得多。距离也更短，允许罗致更先进的信号时刻。
对于要布设些许信号线的问题，其实与“海滨带”（beachfront）的意见密切关连。海滨带是以每平方毫米可用的I/O数目来斟酌的，它受封装里面的线宽/线距国法（line/space rules）以及芯片焊球尺寸的影响。往日的芯片多使用外围焊盘（peripheral pads）看成I/O接口，而当代芯片则平常罗致焊球阵列（ball arrays）。这些焊球中，最外层的几排不错看成总线中的关连I/O使用，但能使用的行数受到限定，主要取决于从内层引出领会的难易进度。
表面上讲，任何一个焊球都不错被引出，但如果是用于总线，统统信号必须尽可能匹配，以减少总线内的时延偏差（skew）。恰是这种对信号匹配的要求，限定了不错组成单一总线的焊球行数。而焊球间距（ball pitch）也会影响单元边际长度（每mm2）的I/O数目。此外，如果对噪声限定有较高要求，还可能需要在信号之间加入接地线（ground lines），这也会进一步限定可用的布线资源。
诽谤功耗
诽谤功耗是另一大能源，它与信号必须传输的距离径直关连。较长的轨迹需要更多的信号能量，以确保数据以宽裕好的现象到达尽头，从而被准确吸收妥协释。
在封装内传输的信号要比在 PCB 上传输的信号多得多，但由于传输距离是以毫米而不是厘米为单元，因此不错诽谤驱动强度，从而检朴能量 . 由于信号数目较多，净能量可能仍然较高。在这种情况下，带宽动机（如果不单是是检朴空间的话）将是更进攻的动机，即断送总功率来换取更高的性能 .但即便如斯，每个信号的功率也会诽谤。
封装类型
半导体行业已开发出无数种集成电路 (IC) 封装。大多数封装都包含一个芯片，既能保护芯片不受周围环境的影响，又能将芯片安装到印刷电路板上。咱们将不接头大多数封装类型。
“先进封装 "是一个暧昧不清的术语，有些有害。在职何给定的期间点，最新的封装时刻，不管是什么，都不错被称为先进 . 因此，今天东说念主们对先进包装的生机在改日可能会发生变化。本阐发将从狭义上界定正在接头的封装类型 .
通孔式封装与名义贴装式封装
老式封装的引脚不错穿过印刷电路板上的钻孔 . 这些封装更粗造，适用于更粗造的电路板 . 它们的拼装方法是将统统元件放在电路板的顶面，然后通过波峰焊工艺进行焊合，溶解的焊料 “波峰 ”会轻轻擦抹电路板的底部，粘附在适合的焊盘上，并朝上进入封装引线周围的孔中，形成可靠的畅达。
这是一项熟悉的时刻，而且资本相对较低。过错是唯独电路板的顶面不错安装元件，而通孔和焊波使得在后面拼装成为不可能。名义贴装时刻摒除了穿过电路板的引脚，从而搞定了这一难题。取代引脚的是封装外部的焊球。统统这些元件都被放手在电路板上，并经过一个热轮回，使焊球微弱溶解（或回流），从而与印刷电路板名义的焊盘完毕干净的畅达。这么，印刷电路板的后面就不错放手其他元件了。
这里接头的封装类型往往具有多量畅达，引脚栅阵列 (PGA) 和球栅阵列 (BGA) 即是高引脚数封装的两个例子。前者是通孔封装，后者是名义贴装封装。
本文只面孔名义贴装时刻，BGA 是适合其余设施的封装中使用最平常的一种。
图 1：针栅阵列与球栅阵列。左图自大封装底部，引脚用于穿过 PCB 上的孔。右图自大名义贴装等效结构，焊球安装在 PCB 名义。请隆重，阵列不消绝对填充引脚或焊球。
边际引线与引线阵列
老式封装时刻的职责旨趣是使用导线将芯片键合焊盘畅达到引线框架，引线框架将信号从芯片的键合焊盘传输到封装引脚。这些键合焊盘都位于芯片的边际，由此产生的引脚也位于封装的边际。
这种安排限定了芯片的尺寸，因为芯片上键合焊盘的最小尺寸和间距取决于导线的尺寸，而不是硅工艺。需要多量畅达的极小电路可能需要为键合焊盘留出很大的空间，以至于芯片尺寸只可由焊盘而不是芯片上的电路来决定。
对于数百或数千个畅达而言，在边际上引线将导致弘大的封装，何况由于畅达和引线框架的长度而导致可怕的性能。相悖，当代的大型封装罗致阵列引线（在 BGA 中为球）。如果裸片相等大，阵列引线不错来自裸片上的边际焊盘，或者裸片本人不错有一个球阵列，电路绕过球阵列 .
图 2：焊盘受限芯片的顶视图。芯片的尺寸由外围的焊盘决定。除非移除焊盘，不然缩小中间的电路不会导致芯片尺寸减小。
单组件与多组件
将多个芯片集成到一个封装中可能有好多原因，与使用多个封装比拟，单个芯片在 PCB 上占用的空间更小，由于畅达更短，性能更高，遵守更高，在许厚情况下，可能需要更少的 PCB 畅达。
后一种效应与多年前在芯片上的门数和由此产生的 I/O 数目之间建立的一种关系联系，这种关系被称为伦特法则，它觉得跟着芯片上门数的加多，I/O 数目也会加多，但速率不会那么快，这是因为许多畅达仍在芯片里面。
封装也会产生同样的成果，如果两块芯片原本是分开封装的，但它们之间存在畅达，那么这些畅达就会从印刷电路板上消失，因为它们是在封装里面建立的。
图 3：左图自大两个芯片分享五个畅达。如果这两个芯片共封装，那么这五个分享畅达将在封装里面进行，并从封装的引线中消失。
令东说念主困惑的 RDL 意见
许多封装都包含所谓的再散布层或 RDL。最初的意见是将信号从一种模式路由到另一种模式（往往是从芯片封装的引线或球模式到印刷电路板上的着陆模式）的几层互连层。当封装上的畅达间距过于紧凑，无法得志印刷电路板上的领会和空间国法时，这一丝就变得尤为进攻。RDL 对于吸收这些信号并将其分散开来是必要的。
这是总体念念路，适用于大多数先进封装 . 但是，许多元件都不错起到从头路由信号的作用，包括中间膜和封装基板 . 从时刻上讲，这些都是 RDL . 但 RDL 一词似乎有更具体的用法，指的是在裸片金属层上方添加路由层，在裸片钝化后添加，或在裸片后面添加，从头路由硅通孔（TSV）。
一般来说，它们有几层由有机树脂制成，只提供信号重路由功能。这种 RDL 的界说较为有限，不允许元件镶嵌无源元件或其他元件，而内插器则不错作念到这一丝。
扇入与扇出
由于老式时刻将导线从芯片焊盘畅达到引线框架，信号无处可去，只可隔离芯片，印刷电路板上的封装占位面积大于其所包含的芯片，用现在的话说，信号从芯片向外发散。
先进的封装时刻包括使用 RDL，不错将信号路由到任何地方 . 如果芯片的畅达很少，则不错在芯片下方布线，这么形成的封装仅比芯片本人稍大一些 . 这种封装时刻被称为芯片级封装 (CSP)，是尽可能小的实用封装时刻，因为它不可能比芯片更小。芯片尺寸的 1.2 倍以下的任何尺寸都被称为芯片级封装。在这种情况下，信号从芯片边际向内传输，因此这种时刻被称为扇入时刻（fan-in）。
与此相悖的是扇出，即一些引线隔离芯片，使封装比芯片大（即使一些信号也扇入）。即使是单个芯片也有必要这么作念，因为 PCB 缱绻国法要求芯片上的畅达点之间的距离要比焊盘远得多。
临了，先进的封装工艺包括面板制造 . 这是一种较大的矩形电路板，执行上与印刷电路板雷同，但尺寸更大。
图 4：扇入与扇出。左图自大统统信号都被路由至封装中心，这是由于信号数目有限而完毕的。右图自大扇出，其中一些信号路由至芯片之外。使用扇出时，一些信号仍然不错向内路由。
总之，就本文而言，先进封装的特色如下：
使用名义贴装时刻（可能是 BGA 或关连时刻）；
具有凸点阵列而非边际畅达；
封装多个元件（CSP 以外）；以及
具有扇出 RDL 或其他将信号从芯片引出的元件。
先进封装组件
老式封装的组件往往很少：基板、引线框架、芯片，然后是模塑化合物（塑料封装）或其他外壳。先进封装以这种结构为基础，但加多了一些元件：
基板提供了封装内容物与印刷电路板之间的畅达，封装最终将畅达到印刷电路板上。
用焊料制成的焊球组成 PCB 畅达 .
中间膜的作用与基板雷同，但它们往往不错容纳更小的金属线间距，而且凸点不错形成比球更多的畅达。
微凸块是芯片与另一芯片或中间膜之间更小的畅达。
证据中间件材料的不同（将鄙人文接头），桥接器可提供安装在中间件上的组件之间的畅达。
除了这些基本元件外，还不错添加其他元件，举例用于管理热量的元件......。
图 5：基本先进封装元件。与统统封装一样，它包含一个基板。它还包括一个中介层，元件安装在中介层上并互相布线。微凸块将芯片畅达到中介层，凸块将中介层畅达到基板，球将基板畅达到 PCB。
2D、2.5D 和 3D
在将多个组件集成到先进封装中时，业界已开发出一种维度意见，固然并非严格准确，但有助于描述封装中组件的成列形势。二维 (2D) 并不常见，但它指的是设施封装中的默许成列形势，即芯片径直放手在基板上。2.5D 是指将多个芯片吩咐在一个中介层 (interposer) 上。该中介层位于主基板上方，因此存在一些垂直场地的距离——相等于半维的距离。
3D 指的是将元件堆叠在一皆。咫尺最佳的例子即是 HBM，它由多个内存芯片堆叠而成，看起来就像一个大内存。但 AMD 等公司也使用这种方法将其 V-Cache 放在计较芯片之上，预测改日还会有更多雷同的异构实例。
现实寰宇中的缱绻往往是 2 .5D 和 3D 的伙同，往往称为 3 .5D 。举例，可能会有一个或多个计较芯片和一个或多个 I/O 芯片与 HBM 堆栈相邻成列。图 5 和图 6 展示了这种组合。
图 6：先进封装中的 3D 堆叠 HBM。单个 HBM 单元包含多个安稳的薄型存储器芯片，这些芯片通过小间距微凸块进行通讯。TSV 将信号从顶部芯片向下传输到底部芯片。如图所示，处理器位于 2.5D 配置中的 HBM 摆布。
封装基板
封装所用的基板与印刷电路板相似，但它们与高密度互连 (HDI) 印刷电路板最为相似。与印刷电路板一样，它们由电介质层和金属层轮流组成。因此，它们也雷同于半导体的领会后端 (BEOL)，后者亦然由电介质层和金属层轮流组成。但基板的特色是罗致有机电介质，而不是氧化物。印刷电路板和基板之间的区别更多在于尺寸而非材料。
图 7：封装基板的横截面。它与 PCB 相等相似，由多层金属组成，金属层之间由有机电介质层离隔。不同类型的通孔可完毕金属层之间的畅达。
基板往往以中枢为源流，中枢是一层刚性的有机电介质，两面都有铜。基板的结构是添加式的，这意味着基板是通过添加材料制成的--在这种情况下，是建立额外的电介质层和金属层。这亦然该工艺的另一个描述性称号：堆积工艺。
金属层有两种功能：一种是将信号从封装内的芯片畅达处传输到印刷电路板上的焊合畅达处；另一种是将信号从封装内的芯片畅达处传输到印刷电路板上的焊合畅达处。证据信号的旅途，可能需要一层或多层。通孔提供金属层之间的畅达，有三种类型：
通孔（或通孔）在制品基板的两面都可接入。
盲孔唯唯一面不错侦察，在里面层上拒绝。
埋孔的源流和尽头都在里面层上，基板外部无法侦察。
微通孔是直径小于 150 微米的粗造通孔。这种通孔密度更大，但更难制作，需要激光钻孔和更高的精度 . 对于较窄的 “桶”，还必须计议高宽比（高度与宽度之比），因为电镀到高宽比孔中愈加艰辛。
金属层的另一个作用是看成电源和地平面。它们主要为封装中的元件提供电源踏实性。但对于高频信号或高性能电路（噪声是它们的大敌）来说，这些平面起着屏蔽作用，使金属层不和会过介质发生互相作用。接地线也不错在信号之间的单层上布线，以减少信号之间的串扰。
在印刷电路板上，这些层对于创建具有可控阻抗的带状或微提醒会亦然必不可少的。基板尺寸较小，这种结构就不太常见，因为看成传输线的信号较少。举例，6 GHz 信号的波长约为 50 毫米，因此在传输该频率的信号时，需要计议将长度杰出 25 毫米（半波长）的迹线看成传输线。唯独最大的封装尺寸在这个范围内，而且很少有信号在这个范围内。仔细的布线不错将迹线保持在宽裕低的位置。但如果需要限定阻抗，接地平面不错起到辅助作用。
材料选用
基底有两种主要材料在加工后保留住来，即电介质和金属。 金属绝大多数是铜，用焊料进行畅达。在无铅环境中，SAC（锡/铝/铜）焊料占主导地位 .
与金属比拟，电介质提供了更多选用 . 最常见的两种介质是可加热固化的不同局势的环氧树脂（也称为热固性树脂）.FR-4（也称为 FR4）是迄今为止最闻名的 PCB 树脂。FR “代表阻燃；”4 "由好意思国电气制造商协会（NEMA）指定。它是一种复合材料，由浸渍了环氧树脂的玻璃纤维布组成。
如需更高性能，可使用 BT 环氧树脂（双马来酰亚胺三嗪的缩写）。证据玻璃化温度（Tg）（即树脂开首回流并失去结构圆善性的温度），它更耐高温。它还具有较低的介电常数，有助于防卫层间信号串扰。
这两种材料都以预浸料（prepreg）的局势提供。织物基质浸渍树脂并进行部分固化以使其踏实。因此，预浸料不错轻便地铺设，并在铺设到位后绝对固化。统统层都铺设到位后，热量和压力可使各层之间透澈固化和粘合。
味之素（Ajinomoto）公司最近推出了一种名为ABF（味之素积层膜）的材料。它为高性能信号提供了更好的介电性能和热性能。它以卷状局势提供，一面封装在邻苯基苯酚 (OPP) 薄膜之间，在应用前移除，另一面封装在聚乙烯 (PET) 薄膜之间，在应用后移除。介电片材可能带有一层铜。
除了较低的介电常数外，它的热延伸所有 (CTE) 也更接近基板上的铜和其他材料。因此，反复的热轮回不太可能导致裂纹和其他弱势。这对于必须具备高可靠性的封装电路很有匡助。但是，与更粗造的材料和工艺比拟，其资本更高。
需要隆重的是，通盘基板不消由同样的电介质组成。不同的层不错罗致不同的树脂，具体取决于其所救济信号的需求。
PCB 中的过孔传统上是通过机械钻孔制成的，但由于基板过孔尺寸较小，激光钻孔更为常见。与通孔引脚钻孔（焊料会渗透孔中）或机械畅达钻孔（孔中不需要任何材料）不同，过孔必须在层间导电。这往往通过电镀来处理，在孔中少许的铜看成种子层，然后将铜千里积在镀液中，电路板看成阴极进行电畅达以眩惑铜。
当使用机械或激光钻孔时，隔壁的树脂容易溶解，从而变成“拖影”。对于四层或四层以上的基材，需要进行除胶渣工艺来清洁名义。该工艺不错罗致化学方法或等离子方法进行。后者成果更清洁、更均匀，但资本更高。
构建基板
构建基板的设施在意见上相等粗造——从中枢开首，然后添加层，并在过程中进行图案化和钻孔。埋孔和微孔不错位于任何层，盲孔位于外层，通孔则在统统层都安装到位后进行钻孔。更细心的设施如下：
1. 从两面均金属化的中枢开首。
2. 钻孔和电镀：
a. 机械钻孔或激光钻孔。
b. 除胶渣并清洁。
c. 涂上铜籽晶。
d. 电镀。
3. 图案化金属：
a. 涂上光刻胶。
b. 曝光图案。
c. 去除已显影的光刻胶。
d. 蚀刻铜。
e. 去除统统剩余的光刻胶并清洁。
4.如果需要更多层，请添加另一层树脂和铜。
5. 重复设施 2 和 3，直到统统层都到位。
6. 使用压力和热量将各层粘合在一皆
所示设施和材料适用于最常见的基板类型。其他材料也可用于芯板，举例陶瓷或金属。也不错使用其他专用树脂。在选用材料时，必须证据应用需求，均衡资本、可靠性、热管理、信号圆善性和电源圆善性。
图 8：典型基板的制造工艺。从中枢开首，逐层添加、钻孔和图案化，直至统统层都安装到位。最终的基板层通过加热和加压粘合在一皆。
中介层
多年来，基板一直是封装的设施配置，但它们主要提供安装芯片的名义。如今，用于从头路由信号的基板也曾相等熟悉。表面上，不错在基板上放手多个芯片，但执行上，如果芯片间的畅达数目过多，最终的基板尺寸会过大。如今，有些芯片领额外千个畅达。在设施有机基板上以合理的（或可制造的）尺寸路由如斯多的信号是不切执行的。此外，信号旅途可能很长且间接，从而加多了高可靠性通讯所需的功耗。
这一直是使用中介层的主要动机。从时刻上讲，中介层是指任何一种中间体或垫片，用于在一侧的某个元件和另一侧的某个元件之间建立或从头定向畅达。在这种情况下，硅芯片、无源元件和其他组件位于一侧，基板位于下方。芯片与基板的畅达是通过微凸块完毕的；与基板的畅达是通过 C4 凸块完毕的（两者均鄙人文接头）。这种类型的中介层被称为无源中介层。硅中介层也使得包含晶体管的有源中介层成为可能。
图 9：中介层，顶视图和侧视图。元件位于中介层顶部，通过微凸块畅达。中介层内的各层负责在元件之间路由信号，并将信号路由至凸块，以便畅达到下方的封装基板。
中介层与芯片、封装和 PCB 的比较
中介层创建了额外的畅达档次。该档次的顶层是芯片本人过火片上畅达。其下是中介层，它将封装内的组件互连。其下是基板，它将需要在封装外部可见的信号与封装焊盘畅达起来。临了一层是 PCB 本人。
每一层级的线宽/间距和焊盘密度都不同，芯片密度最高，PCB密度最低。中介层相对于封装基板和PCB具有四个基本上风。
更紧密的金属和焊盘尺寸允许更多信号在封装内元件之间或封装球之间进行路由。
更多的元件间畅达意味着更少的信号离开封装。
芯片间畅达传输距离更短，因此信号质地下跌更少。
更短的距离意味着信号驱动器不错诽谤驱动信号所需的能量和电压摆幅，从而诽谤系统功耗。
使用中介层的过错是其资本、散热计议和缱绻复杂性。资本取决于所用材料，但昭着使用中介层比不使用中介层的资本更高。不外，如果计议到使用多个封装而不是集成到单个封装的资本，资本比较可能更为成心。
中介层本人不会引入新的散热问题，但使用中介层的封装会将更多的硅片放入单个封装中，这历久有可能带来散热挑战。举例，不错通过确保两个高功率硅片不堆叠致使不比肩放手来搞定这些问题。
一个典型的挑战是将HBM内存（与统统DRAM一样，它对热量高度明锐）尽可能围聚使用它的处理器芯片。畅达需要尽可能短，但这会使内存芯片更围聚发烧的处理器，从而可能影响内存性能。
资本和散热问题往往都与第三个问题——复杂性——关连。资本、散热和其他问题往往不错通过经心缱绻来搞定。但这种缱绻将封装、中介层和芯片整合到一个包含许多行为部件的大型协同缱绻职责中。
表1：芯片、中介层、封装基板和PCB之间的畅达性比较。芯片密度最高，PCB密度最低。加多层数不错提高布线智商，但会加多资本，何况由于需要额外的过孔，信号圆善性可能会诽谤。
不同的中介层材料
中介层主要用于信号路由。因此，构建中介层的材料更多地取决于其物感性情，而非其电气性情。关键参数包括信号拦截度、热导率以及与上方硅片和下方基板比拟的热延伸所有 (CTE)。
硅中介层
最常见的中介层材料是硅。其理念是，硅制造（取决于所使用的工艺节点）不错完毕比往往用于 PCB 和封装基板的有机材料更高的布线密度。因此，硅中介层是在半导体晶圆厂制造的，咫尺台积电是最大的硅中介层制造商。
中介层不需要罗致顶端硅工艺；它们往往停留在 65 纳米或 45 纳米等节点上。这使得它们的资本低于最先节点所需的资本，但其单元面积资本仍然高于有机材料构建所需的资本。除资本外，单个中介层必须宽裕大才气容纳其承载的统统硅片，使其大于其上统统硅片的总额。因此，中介层每平方微米的资本低于先进芯片，但其面积比典型芯片更大。
构建无源硅中介层就像构建芯片，但只使用金属层。因此，不错创建多层。但每层都会加多资本，因此在确保宽裕的信号布线智商和邃密信号质地的同期，最小化层数是一项缱绻优化挑战。
硅中介层上一个常见的组件是硅通孔 (TSV)，它将信号从一侧径直传输到另一侧。这往往用于电源和接地引脚，但也不错用于信号。TSV 周围有“禁入”区域，在这些区域创建 TSV 可能会影响相邻的硅片。但是，无源中介层从不运用硅的半导体性情，而仅充任畅达介质。因此，TSV 的多量使用执行上并不会限定无源中介层的布局。但是，它如实会极地面影响资本。使用更薄的硅片不错诽谤资本，因为 TSV 不错更浅，但载体晶圆（其唯一方针是充任薄晶圆的更坚固的支架）的厚度必须杰出一定的厚度，以匡助在通盘构建过程中保持结构圆善性。完成后，载体将被移除。
制造的典型硅片尺寸有限。对于大多数芯片而言，其尺寸限定由掩模固定安装（称为光罩）的尺寸决定。大多数芯片比光罩小得多，何况掩模不错在一个光罩内包含多个芯片，以提高晶圆吞吐量。其他高性能芯片则冲破了光罩尺寸的极限。
极少数在用芯片会杰出光罩尺寸，最昭彰的例子是 Cerebras，它将通盘晶圆看成单个“芯片”。但硅中介层也不错杰出光罩尺寸限定，尽管台积电咫尺将其尺寸限定为三个光罩。
在光刻设施中，图案通过掩模版曝光到晶圆上，每个光罩都是一次曝光。撑持光罩的机器称为扫描仪，它会反复曝光晶圆，撑持晶圆的压板在每次曝光后都会搬动一个光罩距离。跟着期间的推移，通盘晶圆会经过光罩。
在大多数情况下，每次曝光都会形成一个安稳的芯片。但对于中介层（或相等大的芯片），单个芯片需要屡次曝光。这意味着必须以某种形势将曝光之间的鸿沟缝合在一皆。在中介层使用的宽松尺寸下，这更容易作念到，但这仍然是硅晶圆厂必须完善的制造工艺的关键部分。制造更大中介层的方法正在开发中。如果诠释获胜的话，它们将不再需要缝合。
玻璃中介层
硅中介层的资本促使东说念主们使用玻璃中介层。玻璃的制造工艺与硅的制造工艺迥乎不同，并带来了一些限定。但它也为某些缱绻带来了诸多上风，包括更好的信号拦截。
“玻璃”是一个广义的术语，它包含许多基于玻璃添加剂而具有不同性情的变体。其中许多添加剂是贸易阴事。康宁公司用于分娩手机和其他搬动迷惑的坚固玻璃的工艺也相等适合中介层。其大尺寸的大鸿沟分娩意味着晶圆和面板均可用作中介层。
需要构建的两个主要特征是通孔（此处称为玻璃通孔或TGV）和金属畅达。通孔的创建和填充时刻也曾相等熟悉，何况不错在玻璃上镀铜。玻璃中介层仍处于多量运筹帷幄中。咫尺尚无一种玻璃中介层完毕盛大量分娩。
图 10：多光罩中介层。在对中介层进行图案化时，本例中需要三种不同的曝光。当曝光交织时，必须至极小心，确保任何逾越鸿沟的信号都能拼接在一皆。
有机中介层
硅中介层奋斗的资本迫使开发商转向另一个场地，即有机中介层。它们与PCB和封装基板基本同样，只是尺寸要小得多。金属化工艺运用的是用于硅而非PCB的迷惑，因为PCB无法达到所需的尺寸。
有机基板的制造仍处于早期阶段，何况已有一些分娩，但尚未取代硅。最终，如果玻璃和有机中介层能够高贵发展，对硅中介层的需求应该会下跌到那些需要最紧凑尺寸或需要有源中介层的缱绻。
有源中介层
以上接头的三种材料都在争夺无源中介层的变装，仅用于建立畅达。但硅是一种半导体，不错将电旅途直构建到中介层本人，使其成为有源中介层。
这种方法咫尺尚未进入分娩，但正在接头将电源管理和输入/输出电路放手在中介层中各自信号线隔壁。这将加多中介层的资本，因为它现在需要前段制程 (FEOL) 和后段制程 (BEOL)。
鉴于中介层罗致的工艺节点较旧，这些电路不会是顶端的高性能电路，而是不错从其上方的芯片中移除部分电路，或者径直移除通盘芯片的电路。证据布线密度，这些电路可能不会加多中介层的面积，因此加多的材料资本应该仅限于 FEOL 制程。但总资本也会有所飞腾，举例，需要进行更平常的测试以确保中介层邃密。
硅中介层的应用仅限于那些能够收回先进封装资本的应用。但各人皆知，硅元件的资本与其面积关连。而且，与典型的芯片比拟，硅中介层相等大。硅桥罗致了中介层的意见，并将其精简，使其使用几小块硅片，而不是一块大硅片。
硅桥并非使用硅中介层，而是镶嵌到有机中介层或基板中。制造进程中，硅桥制造商将硅桥发送给中介层或基板制造商，后者进行镶嵌。完成后的中介层或基板将被送到封装厂进行拼装。
硅桥
硅桥是一种相等粗造的硅芯片，只需BEOL工艺。尽管如斯，它们是专有的，制造细节尚未公开。英特尔的版块可能是最闻名的，称为镶嵌式多芯片互连桥 (EMIB)。Amkor、ASE集团、三星和imec也一直在运筹帷幄硅桥。
将硅桥镶嵌中介层需要：
1. 构建中介层的各个层，直至临了一层。
2. 在封装之前，在基板上创建用于放手硅桥的空腔。与典型的激光烧蚀比拟，英特尔领有一些空腔创建专利，不错诽谤资本并镌汰盘活期间。
3. 将硅桥放手在空腔中，并用粘合剂固定。瞄准至关进攻。
4. 构建临了的基板层，并实施其他典型的后续操作，举例钻孔。
用于构建硅桥的硅时刻能够完毕相等考究的领会。精度的限定往往不是由桥本人决定的，而是由桥在腔体内的瞄准度决定的。放手此类元件的机器的小吏往往比桥上的线距宽松得多。平面度也会限定桥的尺寸。
图 11：硅中介层与硅桥。硅中介层使用较大的硅面积，而硅桥只在互连信号的位置放手硅。
图 12：硅桥的横截面。该桥镶嵌封装基板中
键合
键合在此指的是将芯片畅达到基板，或将一个基板畅达到另一个基板（包括PCB、封装基板和中介层），以及信号畅达。完毕这些键合的时刻有好多，其细节超出了本文的接头范围。本文旨在概括不同的键合时刻，并重心先容那些在先进封装中更常用的时刻。
对于传统封装，芯片键合和信号畅达是两个安稳的设施。对于较新的封装时刻，举例倒装芯片，信号畅达变成了芯片键合，尽管底部填充材料不错提高机械和热踏实性。
引线键合
迄今为止，最流行的键合时刻是在芯片和基板之间使用某种粘合剂。不错形成共晶键合来提高踏实性和热导率。将金属合金的中间层置于芯片和基板之间并加热，即可形成共晶键合。材料的“共晶”性心意味着合金中两种金属单独的熔点高于组合后的熔点，一朝溶解，就会绝对溶解，而不是像固态和溶解部分混杂在一皆时那样形成某种中间相。
引线键合本人不错使用多种时刻进行畅达。楔形键合运用压力将引线压入焊盘，将其挤压成楔形。它具有场地性，因为楔形必须与引线指向其另一端的场地对皆。球形键合则无需该要求，因此速率更快、更容易。在这种情况下，引线从键合迷惑中伸出，期权平台并在末端良晌加热，使引线末端形成一个球，然后不错将其放手在焊盘上。任何这些键合时刻都可能波及压力、热量和超声波振动的组合，以软化引线、摩擦焊盘并形成稳固可靠的畅达。
固然“先进”封装尚无肃穆界说，但引线键合往往不被觉得是一种先进时刻。早期资本较低的芯片堆叠时刻仍然不错使用引线键合，前提是每个芯片的尺寸小于其所在芯片的尺寸，以便浮现底层芯片的焊盘。
固然引线键结伴本较低，但它会证据创建引线键合所需的疏漏限定可用的 I/O 数目，其中机器将每条引线畅达到引线两头的焊盘上。因此，它不可用于需要高通讯带宽的应用。
C4焊球和凸点
为了完毕更高的畅达密度，尤其是在BGA封装中，倒装芯片拼装已成为常态。之是以如斯定名，是因为与引线键合不同，芯片被翻转，使有源层围聚基板。畅达不是由引线完成，而是由焊球完成。芯片完成加工后，焊球会形成在芯片焊盘上。基板焊盘上可能会涂上一些助焊剂，然后翻转的芯片会进行瞄准和放手，使焊球落在焊盘上。在回流焊设施中，温度会良晌升高，导致焊球部分溶解，并将芯片键合到基板上。由于该工艺的经心缱绻，这种畅达被称为受控塌陷芯片畅达，简称C4。
该时刻可应用于多个层面，并适用于不同尺寸和密度的畅达。在BGA封装的底部，焊球与PCB畅达。在封装里面，凸点畅达芯片和基板。这些凸块比封装外部的焊球更小。临了，对于 3D 堆叠（即一个芯片堆叠在另一个芯片之上），会使用更小的凸块（称为微凸块），这收获于硅时刻允许的更考究的领会和空间。
芯片键合后，唯独金属畅达提供机械粘合，这可能会导致可靠性问题，因为温度和其他身分可能会导致焊料出现裂纹或透澈断裂。为了踏实器件，键合后会使用底部填充材料来填充疏漏。这种材料会渗透芯片下方，有助于搞定热延伸所有 (CTE) 失配问题，并将芯片的热量泄气到基板上。
热压键合
设施的倒装芯片键结伴本低且快速，但也存在一些过错。由于回流焊是在炉中进行的，通盘电路板都会升温，而热失配问题可能会放松键合强度，或在冷却后导致翘曲。如果芯片或电路板不是绝对平整的，那么某些键合可能会很弱。此外，铝等金属会形成氧化物，必须破坏氧化物才气得到邃密的畅达。
一种搞定决策是热压键合 (TCB)，它从顶部逐一芯片施加热量和压力。它可用于键合堆叠中的多个芯片，或将封装键合到电路板上。在后一种情况下，无需通过加热通盘电路板进行回流，而是仅加热芯片过火焊球，从而摒除了翘曲问题。施加的压力有助于确保可靠的键合，冲破任何氧化物，并迫使芯片和电路板之间的名义妩媚性，以防卫任何翘曲。这往往使用铜和铝来完成，但也不错使用金来完成。
HBM 平常使用热压键合来键合芯片堆叠。除了搞定上述问题外，它还减少了堆叠中芯片之间的疏漏，从而镌汰了堆叠。它还有助于比设施微凸块更好地散热。
过错是，它不像回流焊那样是批量操作。键合器具不是一次性键合满托盘的芯片，而是单独键合每个芯片，而且键合器具的价钱也比用于微凸块的器具更高。吞吐量的诽谤使得这一工艺资本更高，但更适合高利润的迷惑。
扶植（Pillars）
微凸块不可随心缩小。一个问题是，尽管回流焊过程中焊料塌陷具有可控性，但最终畅达的精准花式无法得到很好的限定，这限定了它们在不互联系扰的情况下不错紧密战争到多远。另一个挑战是，凸块尺寸还决定了芯片与基板之间的疏漏，偶然也称为“疏漏”。如果凸块太小，该疏漏就会太窄，无法容纳底部填充材料。
扶植的出现是为了更好地限定间距和疏漏。与球体不同，圆柱体不错具有安稳的高度和直径，从而提供两个目田度。如果一个芯片与另一个芯片部分重迭，致使不错同期使用扶植和球体，这需要凸块短距离到达底下的芯片，然后使用较长的扶植（偶然称为柱状体）到达莫得底下芯片的中介层。
构建柱子的过程与构建凸点的过程雷同，不同之处在于添加铜柱的设施，如图 16 所示。
图 13：主要的键合时刻。罗致引线键合时，芯片和信号分别键合。对于其余时刻，信号畅达也组成芯片畅达。
图 14：使用引线键合的 3D 芯片堆叠。这是一种资本较低的芯片堆叠方法，但要求表层芯片的尺寸小于基层芯片。
图 15：一个芯片与其所畅达的另一个芯片部分重迭，表面上不错使用凸块和扶植来管理两个不同的支架。这将对完毕邃密良率的扶植高度提倡挑战。芯片、扶植和凸块的尺寸未按比例自大
图 16：制作焊球或凸块和铜柱的设施。设施基本同样。主要变化的是材料，焊球/凸块只是将焊料回流焊合成球，而铜柱则是将焊料回流焊合到铜柱顶部。
混杂键合
先进封装领域的最新热门话题是混杂键合，主要用于芯片间的畅达，包括在晶圆切割之前将晶圆与晶圆或芯片与晶圆键合时进行的畅达。混杂键合并非通过添加焊料等材料来形成畅达，而是将焊盘与周围的氧化物紧密战争，从而完毕无任何中间材料的畅达。“混杂”一词源于氧化物和金属共同组成键合。
金属焊盘稍稍凹下，使氧化物先键合，然后金属焊盘也随之键合。该时刻旨在通过摒除焊料来提高畅达质地和电气性能。仅使用两个芯片的焊盘材料进行畅达。键合后的氧化物提供机械强度。
但是，在实践中，这是一个具有挑战性的过程，因为统统焊盘必须共面，而名义处理是完毕可靠畅达的关键。它已在少数应用中得到应用，举例较新的闪存和一些图像传感器，但尚未得到平常应用，何况仍在进行多量运筹帷幄和开发。
每种互连时刻都允许不同的畅达尺寸（举例球直径）和间距。大多数互连时刻的尺寸介于大鸿沟分娩和前沿时刻之间。
表 2：互连尺寸和间距比较。低端尺寸往往反馈的是可能已完毕盛大量分娩的先进工艺。
封装工艺
与硅制造工艺比拟，封装工艺的范例性要宽松得多。代工场（或集成迷惑制造商 (IDM)，举例英特尔或三星）提供的硅节点往往罗致固定的工艺。在大多数情况下，罗致该工艺制造的统统家具都将遵影同样的设施法例。
至少咫尺，封装工艺愈加机动。一些制造商领有一些知名的工艺，但每家能够进行此类封装的公司都可能领有同样工艺的专属版块。举例，Amkor 的 HDFO 工艺大要相等于台积电的 CoWoS-R 工艺。正如不同代工场的硅节点细节会有所不吞并样，不同的外包封装测试 (OSAT) 厂商的拼装设施也会有所不同。
这亦然一个快速变化的时间，行业尚未形成清亮、整皆的进程。每个客户的需求可能略有不同，制造商正在尽可能地得志他们的要求。本阐发将转头台积电和英特尔的一些知名品牌工艺，但这些工艺并非全部可用或可能完毕的工艺。
对于给定的工艺，几个关键参数会有所不同。这些参数包括基板、中介层或 RDL 中可用的层数、中介层的最大尺寸（偶然以光罩的倍数默示）以及键合间距。键合间距取决于所用键合类型以及制造商的智商。
倒装芯片
固然单芯片封装并非本电子书的重心，但先进的时刻主要源自基本的倒装芯片时刻，因此了解该工艺将有助于交融其他时刻。
如图 17 所示，在焊料千里积到基板上后，将带有焊球的芯片正面朝下放手在基板上。回流焊设施溶解焊料以形成紧密的畅达，之后去除焊剂。然后，底部填充填充芯片和封装之间的任何疏漏，以提高机械踏实性。临了的固化设施完成了通盘过程。
图 17：倒装芯片封装。凸块芯片正面朝下放手在封装基板上。焊料回流，底部填充以保证机械踏实性，然后通盘单元固化。
叠层封装 (PoP)
3D 拼装的一种更粗造的方法是将已封装的芯片堆叠起来。这种方法往往在品牌称号中带有 PoP（即叠层封装）。PoP 的一个具体应用是将 DRAM 芯片放手在逻辑芯片上方。这是台积电 (TSMC) 品牌 InFO 的一种版块。
图 18：封装外层封装。如果顶部芯片不大于底部芯片，则可能需要使用 RDL。顶部芯片畅达通过过孔到达电路板或底部芯片，必要时可使用 RDL 布线到适合的位置。
晶圆上芯片 (CoW)
最早在封装中畅达芯片的方法之一是使用晶圆看成载体，在其上构建 RDL，台积电将这项时刻称为 CoW。以下两个示例展示了两种可能的拼装工艺方法。
第一种方法是在载体晶圆上构建 RDL，然后将事先切割好的芯片（凸块朝下）放手在载体上。在哪里，它们不错被包覆成型，形成一个执行上重组的晶圆。此时，不错移除载体晶圆，创建球，并对晶圆进行切割。
另一种方法是将芯片额外放手在载体晶圆上，然后再进行包覆成型。移除载体后，构建RDL，形成球，临了将重组晶圆单片化。英特尔的Foveros工艺是另一种变体，旨在将两个芯片（或一个芯片和一个有源中介层）面对面键合。底部芯片将朝上，因此它使用TSV畅达到基板。
图 19：晶圆上芯片工艺的两种完毕形势。在上方示例中，RDL 在放手芯片之前构建；在另一个示例中，RDL 在放手芯片之后构建。
图 20：英特尔的 Foveros 工艺。它将芯片或小芯单方面对面畅达起来。
添加中介层
先前的方法仅添加了RDL来将信号路由到球。添加中介层不错提高布线机动性。台积电(TSMC)的一个闻名示例CoWoS证据中介层的性质有三种变体。CoWoS-S用于硅中介层；CoWoS-R完毕存机RDL；而CoWoS-L罗致袖珍芯片，其功能是提供布线。后者雷同于硅桥，不同之处在于它还不错包括通向基板的通孔。
图 21：带基板的封装。CoWoS-S 等工艺使用硅看成中介层；雷同于 CoWoS-R 的工艺则罗致有机中介层。CoWoS-L 方法包含一个雷同于硅桥的互连芯片
无源器件、光学器件、
MEMS 器件过火他器件
本文迄今为止的重心是将多个硅片集成到一个封装中。但其他器件也不错集成在一个封装中，其中最常见的是无源器件。
无源器件包括电容器（最常见的，用于去耦以诽谤噪声）、电阻器和电感器。电感器可能仅用于包含射频 (RF) 功能的封装中。电阻器不太常见，可用于信号结尾。
当代电阻器和电容器尺寸极小，因此不错将其镶嵌到有机中介层和基板中。Saras 等公司分娩的电容器模块不错将电容器采集或电容器集结与单个器件集成，而无需使用数十或数百个单独的电容器。
光学器件和 MEMS 器件往往安装在中介层或基板的顶部。不错罗致与另一个芯片同样的形势进行安装，但瞄准可能更为关键。
光学元件往往在封装中包含光纤端口。光纤与光吸收器或放射器之间的过渡对于最大限定地减少光损耗至关进攻，因此光纤进入的角度至关进攻。如果手动逐根光纤地进行拼装，拼装过程可能既慢又奋斗。使用畅达器形成光纤阵列，并将其放入所谓的 V 型槽中不错简化进程。
一些 MEMS 元件也需要计议瞄准问题。举例，早期的加速率计往往只处理一个维度，这意味着需要三个维度才气障翳统统三个目田度（x、y 和 z）。欲望情况下，这三个维度需要仔细瞄准，使其相互精准成 90°。证据不同的器件，有些器件可能具有校准轻细场地过失的智商。
当代加速率计（以及陀螺仪和磁力仪等其他导航安装）将统统三个维度集成到一个芯片中，并通过缱绻来保证场地。这使得模具本人的场地不再是一个问题。
图 22：封装基板中的镶嵌式无源元件。这往往是在构建过程中添加的电阻器或电容器
散热计议
封装的功能之一是泄气里面芯片产生的热量。鉴于低价塑料封装的盛大性（塑料封装的热导体性能欠安），这项任务并未给封装缱绻带来压力。但跟着更多元器件的加入，以及部分元器件功率的培育，散热变得至关进攻。这是咫尺 HBM 濒临的一个问题，而培育 HBM 容量所濒临的挑战包括如何草率更多需要散热的问题。
因此，封装缱绻势必包含热分析，以详情封装是否能够充分散热且不留住任何热门。现在必须对通盘封装（包括统统元器件）进行热分析，以确保芯片能够保持在方针功率范围内，从而达到章程的性能。
如果引线、中介层、桥接器、基板和模塑料不及以在各式职责条目下保管适合的温度，那么封装中可能需要包含仅起到散热作用的元器件。
此类组件的示例包括散热器、导热片和热导管。散热器是固定在封装顶部外部的金属片（或任何导热材料）。热导管与散热器雷同，但镶嵌在封装中。导热片不错平滑里面热门，将热量从热量较多的地方转变到热量较少的区域，从而匡助封装散热。
散热器和导热片畅达到封装上与引线相对的一侧，而热导管则使用畅达球来散热。固然统统信号和畅达球都会在施展电气功能的同期将部分热量带出封装，但热导管不具有电气功能。它们的唯一作用是在封装内容物的高温部分和 PCB 之间建立畅达。
图 23：热缓解选项。可能需要额外的惰性金属结构来提供宽裕的散热。选项包括但不限于散热器、导热片和热管。
缱绻真谛
先进封装挑战了传统的芯片过火封装缱绻形势。这些进程往日往往波及两个安稳的团队：芯片缱绻师和封装缱绻师。前者负责电子缱绻，尔后者则更侧重于外壳的机械缱绻。由于是两个安稳的团队，芯片缱绻决策大部分都交给了封装东说念主员，最终芯片被封装到封装中。
对于先进封装而言，这种安稳的合作是远远不够的。统统利益关连者都必须尽早参与筹划和缱绻优化过程。封装中共存的元器件来源平常，包括芯片缱绻师、中介层或其他基板缱绻师、封装缱绻师，致使包括特定封装中现成器件（举例无源器件、MEMS、光学或其他电子芯片）的制造商。
图 24：先进封装供应链简化图。一个或多个芯片在代工场缱绻和制造。硅和玻璃中介层往往也需要代工场。有机元件往走动自命装厂。拼装时还可能包含其他组件。跟着先进封装的出现，代工场和 OSAT 之间的界限正在变得模糊。
每个变装都有一组特定的任务要实施。硅片缱绻师必须面孔的事项包括：
得志性能方针
得志功耗方针
详情芯片组分区，以及各芯片应比肩布局照旧堆叠布局
布局布线
硅通孔 (TSV) 布局
凸块/微凸块/柱状元件布局
电源圆善性
信号圆善性
可靠性
机械圆善性，包括热性能、应力和共面性
玻璃和硅中介层需要雷同硅片的缱绻和制造，而有机中介层则需要与 PCB 缱绻团队雷同的团队。不论中介层或桥接层罗致何种类型，缱绻东说念主员都必须隆重以下几点：
芯片和无源元件布局
凸块布线
中介层 TSV（或更世俗地说，中介层通孔，简称 TIV）
机械圆善性，包括热性能、应力和共面性
可靠性，尤其是电迁徙和电压降 (EMIR)
封装缱绻东说念主员必须在缱绻职责中纳入以下几点：
准确的堆叠界说
物理和电气管理驱动的信号布线（芯片间和芯片间以及芯片间基板）
名义贴装和镶嵌式无源布局
电源和接地平面的生成与管理
装配缱绻
可制造性缱绻（包括应力）
测试缱绻
热分析与管理
系统级电源
芯片间信号圆善性（用于接口合规性）
封装寄生参数提真金不怕火
可靠性
图 25：先进封装缱绻进程。统统组件必须并行考证，并在器具之间传递数据，以便通盘系统能够一皆缱绻和优化。
从性能最高的芯片到性能最低的电容器，每个封装组件都会对性能、功耗和/或资本产生影响。优化芯片、中介层、桥接器、基板和封装需要统统缱绻东说念主员的早期互助，从筹划阶段开首，并不时进行。
硅片缱绻团队将创建主要的芯片或芯片集。该过程可能导致将单个芯片分割成多个。这些分割的芯片不错相互相邻放手，形成横向通讯的芯片集，也不错堆叠在一皆，信号通过硅通孔 (TSV) 传输。
堆叠芯片不错在纯芯片环境中一皆仿真，但比肩成列的芯片集必须通过基板进行通讯。该基板可能是封装基板，但更可能是中介层。不论哪种情况，基板或中介层都会对性能和功耗产生影响。性能仿真必须计议互连的影响。无源器件会影响信号和电源圆善性。这些无源器件的信号布局和布线也会影响性能。
轻佻最关键的是，封装中元件的成列必须能够泄气元件产生的热量。职责结温会影响允许的性能（举例最大时钟速率），因此必须在硅片缱绻过程中加以计议。
传统进程不错被视为串行进程，即封装缱绻先于芯片缱绻进行，也不错被视为并行进程。但在后一种情况下，芯片和封装这两个缱绻直到临了才会伙同在一皆。比拟之下，先进封装的进程不仅需要并行缱绻，还需要器具之间不时同样，以便将决策对一个团队的影响传达给其他团队。跟着期间的推移，跟着缱绻冉冉管理，开首估算值将被模拟值所取代。
两种迥乎不同的轨范
如果系统签核径直涵盖芯片、中介层和封装的统统缱绻输入，那将是最欲望的。但硅片和封装的尺寸出入三个数目级，硅片以纳米为单元，而封装以微米（或更大）为单元。仅使用一种器具在两种轨范上进行考证将极其耗时。更常见的情况是，芯片缱绻数据将由系统筹划器具提真金不怕火并输入到签核引擎。这即是为什么上述封装缱绻模块径直输入签核模块，而芯片缱绻模块则不输入的原因。
同期，芯片缱绻需要经过安稳的签核进程，最终流片。系统签核器具阑珊必要的分辨率来考证芯片缱绻数据。
从“狂野西部”到设施化
先进封装为缱绻东说念主员创造了海量选用——如斯之多，以至于每个技俩的发展形势都可能与之前的技俩有所不同。变量包括裸片数目、是否以及如何辨认和互连、裸片的放手位置、其他组件、中介层材料、是使用中介层、桥接器照旧两者伙同，以及有助于搞定散热问题的材料，这些只是不言而谕的几个例子。
硅工艺也相等复杂，工艺缱绻套件（PDK）早已看成一种形势，为电子缱绻自动化 (EDA) 器具提供与特定工艺关连的广大细节。先进封装咫尺还莫得这么的设施花式，尽管正在发奋建立拼装缱绻套件 (ADK)。由于它们必须计议许多身分，因此它们将比 PDK 更复杂，包括：
时刻文献，其中细心阐述了各式细节，举例层的堆叠形势、所用材料过火属性和厚度、任何物理或电气布局管理（包括领会和空间尺寸）、特殊信号（举例差分对）以及考证缱绻所需的任何自界说缱绻国法查验 (DRC)。
指定统统组件（包括芯片集、无源器件、中介层、过孔、芯片间布线和机械性情）的物理封装和功率及热行为模子的库。
遵照给定拾放器具所需管理的装配国法，包括器件间距、器件与其他元件或封装边际之间的距离以及允许的最大堆叠高度。
信号必须死守的任何电气范例，包括互连和 I/O、眼图模板、抖动容限以及插入或回波损耗的库。
制造国法，其中列出了基板、阻焊层、焊合和丝网印刷图案的查验。
跟着工艺变型的数目从广大相合特定技俩的变型演变为少数几个被平常收受的设施工艺，ADK 将成为进一步自动化的关键推上路分，以确保得志多量管理条目并确保缱绻能够按预期运行。
测试隆重事项
在先进封装中测试芯片与测试封装中的单个芯片基本同样，但后勤职责愈加复杂。测试电路和设施都围绕着一个方针——使电路中的潜在弱势可控且可不雅察。如果无法限定某些节点，就无法对其进行透澈测试。如果无法不雅察收尾，那么即使您设法进行了测试，也无法看到收尾，因此测试毫无真谛。将多个芯片组合在一个封装中会使可控性和可不雅察性愈加艰辛。
多年来，两种互补的测试方法一直主导着半导体行业。第一种是 IEEE 1149.1，也称为 JTAG（联合测试行动组——最初界说该设施的委员会）。第二个是所谓的“面向测试缱绻”。
JTAG 救济扫描测试，行将数据串行扫描到测试基础设施中，应用测试，然后扫描输出收尾。扫描数据的寄存器专用于测试，而寄存器的串行序列称为扫描链。串行方法相等进攻，因为在设施出现之初，可用于测试的引脚很少。执行上，JTAG 测试侦察端口（或 TAP）仅包含四个引脚（可选用第五个复位引脚）。
JTAG 最初用于测试 PC 板畅达。通过将数据加载到芯片的每个引脚，不错在畅达的芯片上检测到收尾，从而考证 PCB 畅达的圆善性。同样的方法也可用于测试封装基板上的芯片。
但计议到封装后测试芯片里面结构的需求，公司也在芯片里面运行了扫描链。事实上，其时里面测试可能比外部测试更为常见。
图 26：基本的 JTAG 扫描链测试板畅达。左侧的寄存器加载数据，然后通落后钟传输到右侧，在右侧拿获数据并扫描输出。在测试侦察端口 (TAP) 上，为粗造起见，仅自大一个信号：左侧为数据输入信号，右侧为数据输出信号。
在测试早期，通过封装引脚驱动扫描链进行里面测试是可行的，其时的方针故障只是粗造地停留在故障上。但跟着集成度的提高和新故障模子的引入，更高效的测试方法变得必要。这是可测试性缱绻 (DFT) 的时间，它波及自动测试模式生成 (ATPG) 和压缩。
EDA 公司开发了一种时刻，在缱绻时生成测试模式时，会获取多量测试输入数据并对其进行压缩，以加速测试时加载数据所需的期间。片上电路对测试输入进行解压缩，并将其发送到专用测试采集。收尾并非扫描单个位，而是被压缩成更小的签名，然后扫描出来并与预期收尾进行比较。此类测试时刻的日益普及，催生了对一种通用机制的需求，该机制能够以雷同于 JTAG 的形势建树、配置和限定测试电路。这催生了一项新设施 IEEE 1687，非肃穆称号为里面 JTAG 或 IJTAG。
图 27：里面芯片测试。压缩的测试刺激数据被扫描并解压缩到测试采聚集。测试收尾随后被压缩成小签名并扫描出进行考证。
图 28：直流耦合领会与交流耦合领会。交流耦合领会上的电容器可摒除畅达中的直流电流，但需要信号转变才气通过电容器
针对特殊情况的设施修改
两种特殊情况需要对这两个设施进行蜕变。JTAG 是一种静态直流测试。因此，它无法测试交流耦合的信号。交流耦合允许高速信号进行阻抗匹配，但驱动器和领会之间以及领会和吸收器之间都存在电容。直流耦合领会通过电压电平进行通讯，而交流耦合领会则通过不错穿过电容的转变进行通讯。其上风在于电流中莫得直流重量，何况能够逾越电压域。
IEEE 1149.6 提供了一种测试交流耦合信号的方法。它与 1149.1 互补，何况不错驻留在吞并个扫描链上。
与此同期，里面测试设施适用于数字逻辑，但不适用于模拟模块。该设施正在增强，以处理模拟电路。咫尺称为 IEEE P1687.2（P 默示职责正在进行中），它将是对 IEEE 1687 的补充。它允许将关键参数的收尾与参考值进行比较后进行数字化。每个模拟子模块（执行上是某些模拟功能）不错领有我方关联的测试模块，或者一个测试模块不错处理多个子模块，复用模拟信号和参考值。
一些旧例电路（举例存储器）不错配备里面运行测试的电路，而无需外部测试刺激。这种电路被称为内置自测试 (BIST)，不错简化其余的测试电路。此类 BIST 电路仍可通过外部 JTAG 限定，制造测试也由此进行。但它们对于需要偶尔进行现场测试的系统（举例车载系统）尤其有用，因为这些系统由里面 JTAG 限定器而非外部 JTAG 引脚运行。
为高级封装生成测试所需的最终功能是能够将单个芯片和其他组件测试组合成单个长入扫描链的软件。
图 30 展示了单个封装中双芯片加 HBM 组合的示例。HBM 堆栈不错使用内存 BIST (MBIST) 和扫描测试。其他芯片不错使用 IEEE 1687（或 1687.2）测试其里面结构。
表面上，通盘子系统不错通过单个 TAP 进行测试，但不错使用其他 TAP 进行并行测试。对于后一种情况，另一项设施 IEEE 1838 章程了多个限定器的配置和互连形势，并详情了主 TAP（PTAP）和次 TAP（STAP）。IEEE 1838 有意针对堆叠式芯片，每个芯片都有我方的限定器，但只可通过底部芯片侦察，而 TSV（往往）不错侦察表层芯片。
由于 IEEE 1149.1 已被平常罗致，并处理了其他设施涵盖的情况，许多其他与测试关连的设施已被停用。这些设施包括用于混杂信号的 1149.4、用于可编程芯片在系统编程的 IEEE 1532 以及针对阑珊 TAP 的内存芯片的 IEEE 1581。
图 29：一组模拟测试示例。测试块可安装在扫描链上，但它们包含信号值与参考值的比较。具体测试高度依赖于正在实施的模拟功能。一个测试块不错对多个功能进行多路复用测试，或者每个功能不错有我方的测试块。
图 30：包含两个芯片和一个 HBM 堆栈的示例封装。每个芯片包含两个数字模块和一个模拟模块。数字模块通过 IEEE 1687 进行测试；模拟模块通过改日的 IEEE 1687 .2 进行测试。HBM 堆栈的逻辑不错通过 JTAG 进行测试，并使用 MBIST 测试存储单元。
可靠性
先进封装与设施封装一样，在可靠性方面也存在一些基本问题，但新材料和共封装元件数目的加多使这些问题愈加杰出。最大的问题波及三个方面——共面性、电迁徙和热机械效应。
对于任何具有多量畅达的芯片来说，共面性历久至关进攻，举例BGA封装。如果芯片与其所安装的基板或中介层不共面，则某些焊球可能无法战争。这种情况会导致测试失败，何况器件无法录用给客户。但如果共面性各异不大，焊球可能会在某些焊盘上形成不良畅达——这些畅达在机械冲击或过多的热轮回后可能会松动。
对于具有多层结构的元件（举例基板或中介层），翘曲是一个尤其令东说念主担忧的问题。不同层的材料会产生内应力，从而导致周折，因此这些应用的材料在选用时必须确保尺寸踏实性。
电迁徙历久以来一直是一个令东说念主担忧的问题，尤其是在硅片上。它与电流密度联系，大电流执行上会鼓励金属原子搬动。由于硅芯片的金属线比PCB更细，因此它们的电流密度往往更高，也更容易发生迁徙。
但是，电迁徙可能发生在职何电流密渡过高的地方，而不单是是芯片上。使用中介层和减小凸块尺寸的方针在于完毕比PCB更高的互连密度。更细的领会意味着电迁徙将比设施PCB更严重。分析器具对于识别高电流密度的走线相等进攻，这么不错在分娩前树立它们。
热计议包括两个进攻方面。最先是移除芯片里面产生的热量的智商。由于芯片里面有多个元件，因此产生的热量可能比单独封装时更高。如果热量不可充分泄气，结温就会过高，芯片将无法正常职责。
历久来看，需要面孔的是反复加热和冷却轮回对组件的影响。跟着器件升温，不同元件的延伸速率会证据其热延伸所有 (CTE) 而有所不同。举例，如果处理不当，畅达到芯片的焊球的延伸量可能与其畅达的基板和焊盘不同，这可能会导致畅达断开——尤其是在屡次轮回之后。
此类问题的风险绝对取决于所使用的材料。如果将硅芯片安装在硅中介层上，则风险较低，因为两个元件都是硅。但将吞并个芯片键合到有机中介层上，情况可能会有所不同。材料和物理布局的选用应尽量减少此类 CTE 失配的影响，并使用一些柔性材料来匡助销亡此类失配引起的应力。
尽管咫尺贸易化分娩中的装配进程已尽可能地搞定了这些问题，但此类装配仍处于起步阶段。因此，缱绻东说念主员不可假定统统材料都绝对平整，封装内的金属线能够承受电流，何况通盘装配能够在温度轮回的通盘生命周期内保持踏实。在流片或详情封装配置之前，进行芯片和封装分析至关进攻，以幸免将来可能出现的返工。
图 31：当一个名义的翘曲进度杰出与其粘合的名义时，会导致共面性问题。如果偏差过大，畅达会径直失效，应该在测试时发现。但如果形成的是不良焊点，则可能要到现场才会失效。
安全性
任何电子系统的接头，如果不计议安全性，都是不圆善的。在半导体领域，安全性主要波及单片芯片，尤其是片上系统 (SoC)，因为许多有价值的行为都发生在单片硅片上。东说念主们进入了多量元气心灵来保护芯片以及板上芯片之间的通讯。它们的安全性不仅包括防卫黑客袭击，还包括防卫供应链胁迫，这些胁迫可能会加多黑客袭击的脆弱性，或者在系统制造商意外中购买假冒组件时，变成经济归天。
先进的封装包含此类芯片以过火他组件——不论是硅片照旧其他组件。芯片可能受到保护，但如果不进行额外的念念考，就无法制定长入的安全措施来保护通盘封装内容。芯片保护措施已有细心的记载，但针对先进封装的其他计议身分尚不明晰。
评估漏洞的一个进攻意见是袭击者对其所探伤时刻的了解进度。立时黑客如果只可战争物理封装，根蒂无法得知芯片里面情况，因此必须通过猜谜游戏才气攻破。这么的黑客方针就像一个黑匣子。另一方面，袭击者是供应链中的一员，因此不错侦察缱绻信息，不论是 RTL（硬件缱绻范例）照旧 GDSII（物理掩模数据）。固然这需要多量的职责和复杂的器具，但从这些信息中不错了解到好多信息，这使得黑客袭击不再只是估计，而是一次有针对性的袭击。对这类黑客来说，芯片即是一个白匣子。
计议到先进封装中元件的数目，黑客可能掌捏某些元件的更多信息，从而形成黑匣子/白匣子混杂的情况。但封装中不单是包含芯片。除了有源元件外，基板、中介层、桥接器和无源元件都必须计议在内。
高级封装漏洞
高级封装与 SoC 存在同样的漏洞，但具体的漏洞点过火影响有所不同。两个进攻的计议身分有助于详情特定袭击类型的性质。最先，它是破坏性的，照旧可能（或必须）在系统运行时发生？其次，袭击发生在制造和分销的某个阶段，照旧在部署后的现场发生？
2.5D 和 3D 配置的计议身分有所不同。往往，多芯片堆叠的探伤和逆向工程难度更大——尤其是在 HBM 等情况下，堆叠由大小同样的芯片组成。跟着 3D 畅达发展为混杂键合，这执行上会导致两个芯片上的氧化物和铜伙同在一皆，逆向工程将变得愈加艰辛，因为撬开芯片的难度更大，而且这种时刻允许更细的间距和更小的焊盘。 2.5D 布局会表示更多信号，因此以下大多数问题都与 2.5D 联系。
以下列出了不同类别的胁迫过火如何应用于高级软件包。袭击特征分别默示为 D（破坏性）、N（非破坏性）、S（供应链）、F（现场）、W（白盒）或 B（黑盒）。
· 信息泄露 (N， F， W/B)
尽管单个芯片可能受到严实保护，但它们仍和会过中介层、桥接器、重散布层和基板互相通讯并与外界进行通讯。任何能够精巧地掀开封装而不损坏芯片的东说念主都不错探伤芯片间的畅达以获取信息。如果家具在某个阶段不错通电，供应链中的袭击者可能能够在封装之前就作念到这一丝。后一种情况发生的可能性较小，而且更容易通过限定拼装和测试进程来摒除此类契机。如果系统是白盒系统，袭击昭着更容易。
· 限定掠夺 (N， F， W)
前一种袭击只是会泄露信息。这种袭击允许袭击者通过侦察里面资源（举例寄存器和内存）并浑浊它们以从头运用系统来限定系统。这很可能是白盒袭击，尽管处理器架构等必要信息不错在行业出书物中找到，这意味着袭击不一定非得由里面东说念主员实施。它需要侦察信号并了解如何应用这些信号，尽管一些估计可能会详情尚未公开的更考究的细节。
· 故障注入 (N、F、B)
此类袭击往往通过干预电源来职责，试图将一个或多个芯片置于违规现象，从而可能泄露信息或允许限定更正。后者唯独在更正后系统无需电源轮回（这可能会消灭限定更正）即可还原到正当现象的情况下才灵验。如果封装中的有源芯片能够很好地抗拒故障注入袭击，那么封装很可能也会受到保护，因为附加组件很可能是无源的。
· 旁说念袭击（N、F、B）
两种最典型的旁说念袭击类型波及对电源噪声或电磁辐射（EMI，其中 I 代表干预）的分析。两者都可用于提真金不怕火信息（因此亦然一种信息泄露局势），最常见的方针是加密妥协密过程中的加密密钥。如果此类密钥对于每个迷惑都是唯一的（理当如斯），则分析必须口角破坏性的，因为密钥只可在该迷惑上运行。这些袭击需要进行多量的单独袭击，才气汇集到统计推断密钥值所需的数据量，这很可能借助东说念主工智能。
· 逆向工程（D、F、W/B）
固然一定进度的逆向工程不错非破坏性地完成，但透澈的分析需要仔细解构封装过火组件。除了芯片之外，互连是最可能的方针。这意味着中介层、桥接器和基板。方针时刻越先进，解构封装和分析其揭示内容所需的迷惑就越奋斗。分层堆叠结构不错揭示封装组件的互连形势。
· 特洛伊木马 (N， S)
供应链袭击包括在各个缱绻阶段插入特洛伊木马。一个特定的芯片可能包含此类电路，要么是由缱绻团队的袭击者阴事缱绻到芯片中的，要么是该芯片可能承袭了购买用于芯片的 IP 中的此类漏洞。封装级互连基础设施（尤其是由硅片构建的）表面上不错容纳有源组件，但典型的制造工艺并不包括所需的光刻和千里积工艺。更有可能的是将本应保留在芯片里面的信号添加到外部，或者在组件之间从头路由信号。
· 伪造 (N， S)
供应链中存在不同的伪造契机。在一种情况下，正当单元可能通过过度建造等时刻被转变。这些迷惑将正常运行。其影响是经济的，收益将流向作秀者。在其他情况下，故障或边际迷惑可能会被转变和出售，在这种情况下，购买者可能会买到劣质材料。临了，基于逆向工程制作秀冒迷惑的尝试可能会分娩出正常职责的迷惑，这只会带来经济影响，或者如果制造和测试疏漏，或者逆向工程职责只是部分获胜，则这些迷惑可能不可靠。
袭击缓解措施
除了针对芯片组现存的缓解措施外，保护封装组件的三个主要方面是中介层、总体流量和侧信说念漏洞。